岗位职责：1、负责信号处理器DSP或其他芯片的开发、设计、文档、测试等工作；2、负责芯片前端RTL开发、测试与验证工作；3、对设计、测试中发现的问题进行详细分析和准确定位，与相关人员讨论解决方案；4、提出对产品的进一步改进的建议，并评估改进方案是否合理。5、由核高基重大专项DSP总工亲自负责岗前培训、一对一指导、并肩完成项目开发。任职要求：1、 2到3年以上芯片前端设计实际工作经验，有成功流片经验者优先；2、 熟练使用Cadence、Synopsys EDA工具和仿真工具，完成电路设计、优化及验证。3、 熟悉verilog HDL语言编写规范的RTL代码风格和测试激励。4、 熟练使用NC_Verilog对设计进行功能验证及形式验证。5、 熟悉c语言与verilog语言进行模块级验证。6、 熟悉数字IC电路前端设计流程。7、 有CPU/DSP开发经验者优先；充分掌握逻辑综合和时序分析。8、 具有团队合作精神、责任心强、上进好学、工作细心。